Achronix收购FPGA网络解决方案领导者Accolade Technology的关键IP和专长

　　加利福尼亚州圣克拉拉市，2022年9月19日——高性能现场可编程逻辑门阵列（FPGA）和嵌入式FPGA（eFPGA）半导体知识产权（IP）领域的领导性企业Achronix半导体公司宣布：该公司已经收购了Accolade Technology的关键IP资产以及Accolade的技术团队，此举使Achronix的客户能够更快速且更轻松地设计高性能网络和数据中心系统。Accolade在FPGA的网络应用方面拥有深厚的专业知识，此次收购使Achronix能够为开发网络技术的客户提供强大的硬件和软件解决方案。“如今

　　一站式定制芯片及IP供应商——灿芯半导体日前宣布推出可用于ASIC/SoC的USB IP完整解决方案。该解决方案由一系列 USB 控制器和 PHY 构成，可以助力系统制造商、个人电脑原始设备制造商和 IC公司等设计高质量的ASIC/SoC 产品。USB（通用串行总线）已经非常成功地将打印机、扫描仪、键盘、鼠标、闪存驱动器、操纵杆、相机和显示器等硬件连接到各种计算机，包括智能手机、台式机、平板电脑和笔记本电脑等。USB4规范在2019年9月由USB-IF组织执行，可支持USB3、Displayport、PC

　　全球领先的无线连接和智能感知技术及共创解决方案的授权许可厂商CEVA, Inc.(纳斯达克股票代码：CEVA)宣布，包含CEVA IP的并支付权利金的芯片的累计出货量已经在第二季超过了150亿颗。在上市将近二十周年之际，CEVA达成了这一重要里程碑。实现前100亿颗CEVA助力的芯片出货花费了超过15年时间，而完成随后50 亿颗芯片出货则只用了不到三年半。CEVA IP在物联网时代以令人惊讶的速度被广泛采用也证实了CEVA在无线连接的普及方面发挥了重要的作用。CEVA将5G、蜂窝物联网、蓝牙、

　　Credo正式推出基于台积电5nm及4nm先进制程工艺的全系列112G SerDes IP产品

　　Credo Technology（纳斯达克股票代码：CRDO）近日正式宣布推出其基于台积电5nm及4nm制程工艺的112G PAM4 SerDes IP全系列产品，该系列能够全面覆盖客户在高性能计算、交换芯片、人工智能、机器学习、安全及光通信等领域的广泛需求，包括：超长距（LR+）、长距（LR）、中距（MR）、超极短距（XSR+）以及极短距（XSR）。 Credo IP产品业务开发助理副总裁Jim Bartenslager表示， “Credo先进的混合信号以及数字信号处理（DSP）1

　　摘要：本文介绍了嵌入式北斗网络时间服务器的基本功能，重点讲述了如何在该设备中添加Web网页的方法 及实现过程，以及在嵌入式设备中添加此功能应该考虑的资源因素。关键词：TCP/IP；HTTP；Cortex-M4；RAM；链表 1 时间服务器功能描述北斗卫星接收终端接收北斗导航卫星发射的 RNSS （Radio Navigation Satellite System，无线导航卫星系统） 无线电波信号，在设备内部通过 PVT 解算，计算出用 户当前的位置、速度以及时间信息。北斗的时间信息具

　　全球领先的综合电子元器件制造商村田中国宣布将参加于8月10日在北京嘉里大酒店举办的OCP China Day 2022。在本次峰会上，村田中国（以下简称“村田”）将展出其为数据中心和ICT设备提供的完整解决方案，并分享村田电源产品助力绿色数据中心建设的实践与经验。OCP China Day是连接全球开放计算社区成员的平台，由全球最具影响力的开放计算组织OCP社区主办、浪潮信息承办，本次峰会的主题为“绿色、融合、赋能”。作为OCP社区成员之一，村田将在本次峰会上重点展示符合OCP标准的ORV3集中式供电电源

　　全球领先的综合电子元器件制造商村田中国宣布将参加于8月10日在北京嘉里大酒店举办的OCP China Day 2022。在本次峰会上，村田中国（以下简称“村田”）将展出其为数据中心和ICT设备提供的完整解决方案，并分享村田电源产品助力绿色数据中心建设的实践与经验。OCP China Day是连接全球开放计算社区成员的平台，由全球最具影响力的开放计算组织OCP社区主办、浪潮信息承办，本次峰会的主题为“绿色、融合、赋能”。作为OCP社区成员之一，村田将在本次峰会上重点展示符合OCP标准的ORV3集中式供电电源

　　Vicor将在OCP China Day 2022上展示如何充分释放xPU性能的创新方法

　　icor将分享其全新的创新方法，以解决当今最严峻的高性能计算挑战。全球人工智能/计算市场产品经理柴思宇将于8月10日在中国北京举办OCP China Day 2022上介绍“电流倍增技术的进步可实现新的人工智能处理器电源解决方案”。柴思宇将介绍“电流倍增技术的进步可实现新的人工智能处理器电源解决方案”虽然顶级xPU有能力支持当今最严密的应用程序，但电源限制了整体的系统性能。随着人工智能处理器的功率水平不断上升，核心电压随着先进的工艺节点而下降，这会导致PDN阻抗压降和功率损耗不断增加，限制了处理器的效率。

　　Inuitive 与 Arteris IP 合作为边缘设备 提供下一代视觉处理技术

　　Inuitive™ 和业界领先的提供片上网络(NoC)互连和IP部署软件以加快系统级芯片(SoC)创建的系统IP供应商 Arteris® Inc.今天宣布，Inuitive 已为其下一代计算机视觉平台部署了 Arteris FlexNoC® 互连 IP。该技术解决了连接和时序收敛的挑战，可以实现先进的下一代前沿视觉处理器所需的激进性能目标。这些先进的 SoC 将扩展多核视觉处理并增强高质量的深度传感。这些芯片将部署在 3D 深度成像、物体识别和跟踪，以及其他使用计算机视觉算法的各种应用中，比如增强现实、虚

　　一站式定制芯片及IP供应商——灿芯半导体日前宣布推出用于高速DDR物理层中的Zero-Latency （零延迟）和True-Adaptive（真自适应）两项技术。这两项技术已经开始在12/14 FinFET, 22/28nm的DDR4/LPDDR4,4x高性能物理层IP上进行部署，将为客户带来更高效、更稳定的全新体验。Zero-Latency （零延迟） 技术在读数据通路上，采用了两种可选的、独特的采样方式进行数据转换，而不像其他DDR物理层供货商采用FIFO进行跨时钟域转换，此技术将延迟降低

　　Codasip为RISC-V处理器系列增加Veridify安全启动功能

　　可定制RISC-V处理器知识产权（IP）和处理器设计自动化的领导者Codasip日前宣布，Veridify Security公司的抗量子安全工具现在可以通过安全启动功能支持Codasip的RISC-V处理器。在固件加载到Codasip处理器上时，Veridify的安全算法就会对其进行验证，以使RISC-V开发人员确信嵌入式系统是安全可用的。Veridify的安全启动功能是基于一种比传统加密方法运行速度更快的算法；只需要很小的代码空间和超低功耗，非常适合Codasip的低功耗嵌入式处理器系列。通过使用Ver

　　新闻重点：· 全新旗舰产品 Immortalis GPU 将显著优化安卓游戏体验，并首次推出基于硬件的光线追踪功能· 最新 Armv9 CPU 将峰值和效率性能提升至全新水平· 新的 Arm 全面计算解决方案 (Total Compute Solutions) 可满足各级别的性能、效率和可扩展

　　联咏芯片NT98560是一款高度集成的SoC，具有高画质、低码率、低功耗，适用于2Mp 至5Mp Edge-IP Camera应用。NT98560集成了ARM Cortex A9 CPU内核、新一代 ISP、H.265/H.264视频压缩编解码器、高性能硬件DLA模块、图形引擎、显示控制器、以太网PHY、USB 2.0 (Host/Device)、音频编解码器、RTC和SD/SDIO 3.0提供最佳性价比Edge-IP Camera解决方案、可适用于Professional IPCAM、HOME / Co

　　全新推出的Codasip Studio Mac版本为RISC-V处理器带来更多的差异化设计潜力

　　可定制RISC-V处理器硅知识产权（IP）的领导者Codasip日前宣布，其Codasip Studio平台现已支持苹果公司macOS Monterey（当前macOS的主要版本）。Codasip Studio是一个处理器设计自动化平台，用于完成Codasip领先的RISC-V处理器IP的定制，使设计人员能够快速且轻松地定制其处理器设计，以面向特定领域中的应用实现最高性能。Codasip Studio还可以用于创建Codasip的业内最佳的RISC-V处理器内核，并帮助设计人员评估微架构的替代方案。应用软

　　一站式定制芯片及IP供应商——灿芯半导体日前宣布推出高精度16位逐次逼近型（16bit SAR）ADC。该IP首个测试芯片基于中芯国际55nm工艺流片成功，现已完成EVB测试，可提供给客户进行评估。该IP采样率为1MHz, ENOB（有效位）可达14bit，通常情况下其DNL（微分线LSB之间，INL（积分线LSB之间，其典型功耗是4.25mA，性能指标处于国内领先水平。灿芯半导体深耕高精度12/14/16 bit SAR

　　开放式内核协议国际同盟(OCP-IP)是一个独立、非营利的半导体工业联盟，致力于扶持、促进和提高开放式内核协议的管理。 OCP是第一套为半导体知识产权内核提供的全面支持，公开授权，广泛的接口插件。OCP－IP的使命是为SOC产品设计常见的IP复用问题提供设计，验证和测试。 OCP-IP通过在系统级集成上倡导IP核重用，为SoC设计减少设计时间，风险和制造成本。 OCP-IP由会员年费支持，会 [查看详细]

　　为什么QSYS自动分配的地址空间字节数和SPI IP核定义的内部寄存器地址空间字节数不匹配?

　　由于具备大规模生产能力、低成本工具和越来越低的掩膜价格，当前的专用 ASIC 设计极具成本优势